射频集成电路与系统(射频集成电路与系统设计 王志功 pdf)

 

中国集成电路产学研技术论坛

2020拉开序幕，Get 芯驱动力

帮你站在高处，再出发！

大会背景

20 世纪 50 年代由基尔比兴起的半导体工业，不但彻底改变了人们的生活方式，也深刻地影响着社会组织的每一个角落。基尔比一直把自己定位是解决问题的工程师。他曾说过：科学家有伟大的思想， 而工程师创造工艺、制造产品，并让它们有用，同时还要赚钱。

但是，发明并非易事！工程师除了要解决问题，还要考虑成本。当前以人工智能、高端芯片、大数据等为代表的新一代信息技术成为各国发展的新焦点。集成电路工程师迎来巨大发展机遇的同时，也面临全新的生存挑战，如更小的尺寸更低功耗的实现；产品生命周期大幅缩短等。对于半导体公司来说，培养人工智能时代 IC 工程师综合研发实力迫在眉睫！

本次中国集成电路产学研技术论坛将汇集集成电路领域的核心、热点、难点问题；搭建集成电路产学研用合作的交流平台， 及高端集成电路创芯人才培养平台，进一步推动集成电路工程化人才。

主办单位

中国电子学会

上海临港软件园

EETOP

时间&地点

2019年12月13-14日

上海临港滴水湖皇冠假日酒店

（免费地铁站接送）

拟邀请嘉宾及参会代表

中国电子学会领导、两院院士 1-2 名，学界和业界知名专家、集成电路和人工智能相关企业的 CIO、技术总监、架构师、工程师；IP 服务厂商、EDA 厂商、Foundry 厂商、系统厂商；业内创业新星、投融资领域单位，相关行业组织、高等院校、科研院所研究生及广大技术和开发爱好者。共计 200 名左右嘉宾参加。

提前报名 •赠好礼

Dialog最新全球尺寸最小蓝牙

D14531开发板（5xUSBand5xPro）

议程 •概览

参会报名 •论坛免费

长按二维码，完成参会报名注册

说明：

互联网小常识：DNS服务器配置的主要参数：正向查找区域、反向查找区域、资源记录和转发器。

① 免费参加12月13日上午主论坛，涵盖大会资料，及13日免费午餐。

② 13日下午+14日全天，是付费专业培训。学费含授课费、资料费、活动期间午餐、13日晚餐等。交通、食宿等费用需自理。

③ 付费参会标准：

学生参会：1600元

非学生参会：3000元

提前报名且付费，享优惠折扣：

11月29日前报名且付费，享受5折优惠。

12月9日前报名且付费，享受8折优惠。

④ 付费方式：

开户名： 北京易特创芯科技有限公司

开户行： 中国建设银行股份有限公司北京望京支行营业部

银行帐号：11050102430000000423

如需开发票，请主办方负责人联系。

主办方联系人

联系人：周女士

手机：138 1145 8600

微信：138 1145 8600

部分培训课程 •讲师风采

01

互联网小常识：分布式内存访问技术是将对称多处理技术（SMP）与集群技术结合起来，用于多达64个或更多的CPU的服务器之中，以获得更高的性价比。

射频与超高速集成电路设计

2019/12/13 13:30-15:30

内容提纲：

射频、射频系统与射频集成电路

射频系统基本组成

射频集成电路设计要点

射频集成电路设计示例

培训讲师：

王志功，东南大学信息科学与工程学院教授，博士生导师，东南大学射频与光电集成电路研究所所长。1997 年 10 月作为国务院人事部归国定居专家回国工作，电路与系统学科带头人，领导建立了东南大学射频与光电集成电路研究所。

主要从事数字无线电、数字电视、移动通信和无线互联网接入等系统的射频、微波毫米波以及光通信用超高速集成电路研究和以瘫痪肢体运动功能重建为目标、跨学科的微电子神经/肌电桥研究及经络机理和针灸效应研究。在 2015 年 4 月的第 43 届日内瓦国际发明展览会上，领导发明的微电子神经肌电桥获特别金奖。迄今已在国内外核心期刊和重要会议上发表论文 800 余篇，其中 SCI/EI 论文 500 余篇。出版专著 4 部，译著 6 部和教科书13 本；获得德国、中国和国际各类专利 130余项。

02

全流程且可差异化的AIoT 边缘芯片设计平台

2019/12/14 09:00-10:30

目前，研究人员以及芯片设计工程师大多使用多个独立的 EDA软件来进行人工智能以及物联网边缘芯片设计，使用这样的方法无法使设计的效率提升，扩展设计规模，且容易出现流片错误。如同数字集成电路设计的成功取决于有效、成熟的电子设计化（EDA）方法，AIoT 边缘芯片结合传感器、数字以及模拟集成电路的设计流程也会进一步自动化以解决更复杂和差异化的设计需求。

本课程将介绍专门针对于 AIOT 边缘芯片的自动化设计方法，我们将提供一体化设计框架来实现设计，包括版图，仿真，验证和测试等步骤。让学员认识并具备规划 AIoT 边缘芯片设计流程的能力，整合平台进行设计研发并且流片生产。

预期收获：

全面了解 AIoT 边缘芯片设计流程

观摩量产产品的案例

透视与实践量产设计平台

内容提纲：

IoT 智能边缘芯片开发与挑战

赋予终端设备 AI 的生命力

AIoT 智能芯片开发

RTL 到 GDS 流片的全流程设计平台

成熟以及先进工艺的设计流程案例解析

总结

培训讲师：

Terence Chen,博士，毕业于清华大学电子工程系，拥有 18 年半导体行业经验。曾任职于台湾积体电路制造公司（TSMC），为 21 项国内外半导体器件已公告专利的唯一或主要发明人，所发明专利均用于量产芯片至今。2011 年加入明导电子科技（Mentor）,在 IC 设计方案事业方案事业部负责 MEMS、物联网终端器件、硅光子方面与全球各大晶圆厂的合作，让光子芯片设计师享有如电子芯片设计师相同流畅且安心的设计流程。目前专注于：

物联网边缘器件 SoC 开发平台

AI on edge SoC 开发平台

集成电路参考设计流程的开发，涵盖成熟以及先进的工艺

03

MATLAB 和 Simulink 在半导体开发领域的应用

2019/12/14 10:30-11:10

内容提纲：

MATLAB® 和 Simulink® 简化了半导体器件的设计空间探索和自上而下的设计，使工程师们能够相互协作，结合运用建模方法和抽象级别来描述、分析、模拟和验证其多域系统。域的示例包括模拟、数字、射频、软件和热；抽象则可从晶体管级别到算法级别。完成建模阶段后，MATLAB 和 Simulink 中定义的系统模型、验证环境以及测试用例可在 EDA 工具中重用，从而连接系统设计和实现。这些功能使得工程人员可以大幅缩短设计迭代时间、降低项目计划延迟风险，并实现规范和设计变更的持续集成。

本报告将从AI、图像、通信、控制逻辑等数字设计、模拟和混合信号设计、验证、及RTL实现等几个方面介绍半导体开发领域解决方案。

培训讲师：

陈晓挺，博士，MathWorks中国高级应用工程师，专注于信号处理与通信方向，获得中科院博士学位。在加入MathWorks之前，曾在中科院上海微系统与信息技术研究所和华为从事通信信号处理算法研究工作，在通信系统设计、信号处理、嵌入式开发方面有丰富的经验。

更多课程议题 •敬请期待

↙↙↙

互联网小常识：VLAN Trunk技术是交换机与交换机之间、交换机与路由器之间存在的一条物理链路，而在这一条物理链路上要传输多个VLAN信息的一种技术。VLAN Trunk采用帧标签的方式，每个帧标签指定一个唯一的VLAN ID。划分VLAN的方法分为基于端口、MAC地址、第三层协议类型或地址。

免责声明：本站所有信息均搜集自互联网，并不代表本站观点，本站不对其真实合法性负责。如有信息侵犯了您的权益，请告知，本站将立刻处理。联系QQ：1640731186