射频工程师(射频工程师一般工作到多少岁)

 

有奖参与：欢迎芯片工程师参与。在文末留言，说出你的十年感悟，或对未来十年的想法。

我们将为留言点赞数TOP5的粉丝赠送小米1万毫安的充电宝。

2019年每天早上都是炸毛，2019年改名三毛！

最近疯狂刷屏的2017-2019 ，你参与了吗？还有一个月，就2020年了。莫名的，这个年份总让人有种遥远的距离感，是还存在科幻电影里的《未来战争2020》。现实是，我们已经在走近它！据了解，2017-2019这个话题源起于微博，之所以选择两年为限，是认为和2018年相比，一年的变化可能太小了。

变化的大小，其实无关乎时间维度的长短。不过，对于射频工程师来说，一两年的时间，可能变化确实还是甚微。射频工程师是从事终端产品硬件射频部分设计开发，并对产品的实现过程进行跟踪确认的专业人员。一般一个合格的射频工程师需要的成长年限是 7到8年的时间。这不但需要包括基础的知识，还需要包括对分离元件、各个厂家器件的熟悉，以及各个通信标准的深刻认识。而这，还仅仅只是合格。要想成为一名资深的射频技术大牛，十年时间，不长，应该也不短。

而2009-2019这十年，又是一个极其特殊的十年。前十年乃至二十年，是射频工程师非常闪耀的时期。九十年代移动通信兴起，紧接着是智能手机潮流，整个通信+手机行业出现了爆发式的增长，由于射频工程师是可以跨行业的，所以甚至比通信软件工程师更具适应性。然而进入二十一世纪第二个十年，情况却发生了变化。不过，随着 5G 商业化的逐步临近，行业已初步达成共识认为，5G 标准下现有的移动通信、物联网通信标准将进行统一。因此未来在统一标准下射频前端芯片产品的应用领域会被进一步放大。据 Yole 数据显示， 2017 年手机射频前端市场规模为 150 亿美元，预计 2023 年将达到 352 亿美元。射频工程师必又将迎来新一轮事业闪耀期。

成立于2003年的EETOP，是工程师的成长摇篮，很多是从学生时期就开始使用我们的平台，国内90%的芯片工程师，都是我们的会员。自2017年全面市场化运营以来，在走访业内顶尖技术大牛，科研院校知名专家时，很欣喜的发现，大佬们几乎都是EETOP的会员，而且都是我们非常早期的铁杆粉丝。荣幸之至！

今天，我们要发起这样的一个调查2009-2019，十年有感十年之前，你还是一个踌躇满志的年轻工程师，十年之后，你或可能只因为囤了一批猪肉而一夜暴富。英雄梦想不得不为疲惫生活让步。这没有什么所谓对错!无论是否还坚守在最初的梦想，还是你已经有了新的方向。你的故事，都是我们工程师的成长！

现在我们正处于人工智能发展的真正突破之中。，我们不知道未来的社会结构会是什么样的，如何去适应它，驾驭它。各种新思想、新技术都方兴未艾。跨学科的链式反应是这一波科技创新的新特征。如果在新智能时代下，做好一名射频工程师，我们也欢迎您告诉我们。

芯片工程师技术论坛 •诚挚邀请

大会基本信息

主办单位

中国电子学会

上海临港软件园

EETOP

时间地点

2019年12月13-14日

上海临港滴水湖皇冠假日酒店

（免费地铁站接送）

活动日程安排

培训课程安排（拟）

部分培训课程 •讲师风采

01

射频与超高速集成电路设计

培训讲师

李智群，东南大学信息科学与工程学院教授、博士生导师、IC学院副院长、教育部射频集成电路与系统工程研究中心副主任。1978年7月考入中国科学技术大学无线电电子学系；1979年2月由中国教育部公派法国留学，是我国改革开放后教育部派出的第一批公派留学生，并于1983年6月获法国波尔多第一大学无线电、电机、自动控制专业硕士学位；1983年7月至1993年3月在中国科技大学无线电系任教，并于1989年6月获中国科学技术大学通信与电子系统硕士学位；1993年3月作为中国科学院公派访问学者去法国波尔多第一大学微电子研究所(Laboratory Microelectronic)从事射频芯片与无线通信系统研究工作，并于1996年6月以优异成绩获得法国波尔多第一大学电子学博士学位，并在法国从事两年博士后研究工作；1998年6月回国，在合肥国家高新区高新技术企业任总工程师；2002年9月人才引进至东南大学无线电工程系。

02

低中频接收机的有源复数滤波器设计与工程实践

Low-IF是无线通信RX中常用的一种架构，它通过复数滤波器电路实现了RF系统信号的镜像抑制功能。可以广泛应用于Bluetooth，GNSS，NBIOT等低各类功耗IOT领域的无线通信标准中。本课程基于40/55nm CMOS工艺，设计一款复数滤波器，它采用了4阶Active-RC结构，带有DCOC，RC offset等校准功能。

预期收获

深刻理解滤波器设计相关的信号与系统理论;

如何设计一个典型的CMOS OPA，考量重要性能指标的相互约束关系?

理解所设计BLOCK与其前级和后级BLOCK的影响关系；

透视完整的全定制电路设计流程，Design For TEST。

内容提纲

复数滤波器模型的频域分析

Active-RC复数滤波器的系统指标

全差分OPA的电路设计

DCOC与RC校准

工艺约束与量产可测性

培训讲师

杨汝辉，武汉新芯集成电路有限公司（上海），NOR FLASH Analog R&D Leader。曾供职于大唐半导体设计有限公司、ROHM半导体（上海）有限公司。12年IC产品R&D产业经验，涉及analog/RF/Memory领域方向。量产项目包括FLASH/EEPROM/NFC、Bluetooth/GPS/Beidou、RTC、Audio等;研究项目包括NBIOT、TOF Sensor等。积累了IDM，Fabless不同类型公司IC开发流程的经验。

03

类脑芯片的原理、开发与应用

12月14日 下午 13:30-17:00

培训讲师

赵地，中国科学院计算技术研究所副研究员，计算机与应用数学专业博士学位，美国路易斯安娜理工大学计算机与应用数学专业博士，美国哥伦比亚大学医学信息系博士后，美国俄亥俄州立大学脑与认知科学研究中心博士后。

04

智能时代的测试新挑战

内容提纲

时代机遇给了中国半导体新的机会。在这个5G、AI、大数据、自动驾驶等技术浪潮的推动下，中国的IC产业迎来空前的繁荣。但新的技术也意味着新的挑战。5G新空口的引入，AI和大数据等对高速计算和存储的需求，自动驾驶引入的毫米波和高速图像处理需求都对芯片的设计和测试提出了更高的要求。

是德科技作为测试测量的领导者，将在此次研讨会上带您纵览5G、AI等芯片的测试挑战，为您带来智能时代的测试需求和方案。

培训讲师

白瑛于2006年加入安捷伦科技(是德科技)至今，历任技术支持工程师，产品规划工程师，无线技术支持经理以及无线市场部经理等职务，主要工作围绕移动通信和无线通信技术的规划、推广和售后支持展开，目前主要聚焦在是德科技5G解决方案的市场推广与合作。

05

加速应用优化设计创新

互联网小常识：支持500个以上结点的大型应用可以选择企业级交换机；支持300个以下的选择部门级交换机；支持100个以下的选择工作组级交换机。

内容提纲

互联网小常识：服务器在进行文件传送时要求用户输入账号和密码，但是可以使用“匿名FTP服务”来使用户不用输入密码。

最近一段时间，互联和物联网产品在不同市场的兴起意味着OEM和芯片供应商需要快速但是同时也是经济地进行创新，Arm的DesignStart使这成为可能：无论公司的预算或设计专业知识如何，都可以快速实现高质量的定制设计。业界领先并且经过充分市场验证的Arm IP以及世界级的成熟技术生态，能帮助您体现产品的差异化，降低成本，缩短开发时间。Arm的DesignStart项目，是很多公司进行创新定制化SOC设计以及FPGA设计的选择，DesignStart项目可以帮助客户降低风险，并且能快速获得Arm IP，相关资源，支持以及工具。 是中小企业创业以及大专院校进行科研的好选择。

培训讲师

Derek，Arm中国IP产业事业群高级战略经理。在加入Arm之前，曾在英特尔销售市场部有过11年的工作履历。有丰富的技术支持、商业营销及产品市场拓展经验，拥有合肥工业大学通信工程学士学位和复旦大学工商管理硕士学位。

06

全流程且可差异化的AIoT 边缘芯片设计平台

目前，研究人员以及芯片设计工程师大多使用多个独立的 EDA软件来进行人工智能以及物联网边缘芯片设计，使用这样的方法无法使设计的效率提升，扩展设计规模，且容易出现流片错误。如同数字集成电路设计的成功取决于有效、成熟的电子设计化（EDA）方法，AIoT 边缘芯片结合传感器、数字以及模拟集成电路的设计流程也会进一步自动化以解决更复杂和差异化的设计需求。本课程将介绍专门针对于 AIOT 边缘芯片的自动化设计方法，我们将提供一体化设计框架来实现设计，包括版图，仿真，验证和测试等步骤。让学员认识并具备规划 AIoT 边缘芯片设计流程的能力，整合平台进行设计研发并且流片生产。

预期收获

全面了解 AIoT 边缘芯片设计流程

观摩量产产品的案例

透视与实践量产设计平台

内容提纲

IoT 智能边缘芯片开发与挑战

赋予终端设备 AI 的生命力

AIoT 智能芯片开发

RTL 到 GDS 流片的全流程设计平台

成熟以及先进工艺的设计流程案例解析

总结

培训讲师

Terence Chen,博士，毕业于清华大学电子工程系，拥有 18 年半导体行业经验。曾任职于台湾积体电路制造公司（TSMC），为 21 项国内外半导体器件已公告专利的唯一或主要发明人，所发明专利均用于量产芯片至今。2011 年加入明导电子科技（Mentor）,在 IC 设计方案事业方案事业部负责 MEMS、物联网终端器件、硅光子方面与全球各大晶圆厂的合作，让光子芯片设计师享有如电子芯片设计师相同流畅且安心的设计流程。目前专注于：

物联网边缘器件 SoC 开发平台

AI on edge SoC 开发平台

集成电路参考设计流程的开发，涵盖成熟以及先进的工艺

07

MATLAB 和 Simulink 在半导体开发领域的应用

内容提纲

MATLAB® 和 Simulink® 简化了半导体器件的设计空间探索和自上而下的设计，使工程师们能够相互协作，结合运用建模方法和抽象级别来描述、分析、模拟和验证其多域系统。域的示例包括模拟、数字、射频、软件和热；抽象则可从晶体管级别到算法级别。完成建模阶段后，MATLAB 和 Simulink 中定义的系统模型、验证环境以及测试用例可在 EDA 工具中重用，从而连接系统设计和实现。这些功能使得工程人员可以大幅缩短设计迭代时间、降低项目计划延迟风险，并实现规范和设计变更的持续集成。

本报告将从AI、图像、通信、控制逻辑等数字设计、模拟和混合信号设计、验证、及RTL实现等几个方面介绍半导体开发领域解决方案。

培训讲师

陈晓挺，博士，MathWorks中国高级应用工程师，专注于信号处理与通信方向，获得中科院博士学位。在加入MathWorks之前，曾在中科院上海微系统与信息技术研究所和华为从事通信信号处理算法研究工作，在通信系统设计、信号处理、嵌入式开发方面有丰富的经验。

更多课程内容 •敬请期待

免费参会：2019上海临港集成电路产学研技术研讨会

扫一扫以下二维码报名

付费听课：12月13-14日，创芯人才计划第一期培训

扫一扫以下二维码报名

温馨提示：

①免费参会权益：12月13日上午全体大会、1日午餐+晚餐、下午现场参观、晚上答谢晚宴。

②付费专业培训：13日下午+14日全天、15日半天，学费含授课费、资料费、活动期间午餐、13日午餐+晚餐、培训结业证书、15日现场参观等。交通、食宿等费用需自理。（免费接送：滴水湖地铁-会议酒店，现场参观）

③ 付费参会标准：

学生参会：1600元

非学生参会：3000元

提前报名且付费，享优惠折扣：

11月30日前报名且付费，享5折优惠。

12月9日前报名且付费，享8折优惠。

3人团体报名，可享受折扣再8折的优惠。

5人组团报名，享1人免费听课（优惠折扣同享，但不享受折上折优惠）

④ 付费方式：

开户名： 北京易特创芯科技有限公司

开户行： 中国建设银行股份有限公司北京望京支行营业部

银行帐号：11050102430000000423

如需开发票，请主办方负责人联系。

关于结业证书

培训结束经考核合格，可获得由中国电子学会颁发全国电子信息人才能力提升工程专业技术培训证书，及EETOP创芯人才计划培训证书。依据人力资源与社会保障部《国家级专业技术人员继续教育基地管理办法》（人社厅发〔2013〕53号）的要求，本次学习情况，可记入《专业技术人员继续教育证书》或学习档案，可作为对专业技术人员考核评价、岗位聘用、职称评聘和执业注册的重要参考依据。须提交电子版彩色照片，身份证复印件。

主办方联系人

联系人：周女士

互联网小常识：在一些中高端交换机中，通常把交换表保存在CAM(content-addressable memory)中，可以通过交换机的show cam命令查看，大中型为show cam dynamic ，小型为show mac-address-table。

免责声明：本站所有信息均搜集自互联网，并不代表本站观点，本站不对其真实合法性负责。如有信息侵犯了您的权益，请告知，本站将立刻处理。联系QQ：1640731186